امروزه، دست یافتن به سرعت پردازش بالا از نیازهای مهم دانشمندان و مهندسان می باشد. روند دهه¬ی گذشته نیز به خوبی نشان دهنده¬ی تلاش طراحان سیستم ها برای دست یابی به سرعت پردازش بالا می باشد. اما با پیشرفت تکنولوژی سیلیکونی به دلیل پیچیدگی، مقیاس پذیری ضعیف، افزایش تأخیر در ارتباطات و تداخل در گذرگاه بسیار پرهزینه شدند و کارایی غیر قابل پیش بینی و نیز توان مصرفی بالایی را داشتند. برای غلبه بر این مشکلات شبکه روی تراشه پیشنهاد گردیده است. در این مقاله با استفاده از روش پیشنهادی به کارگیری مسیریابی FT_XYZ و افزایش سرعت روترها با کاهش¬گیت های داخلی روترها کارایی شبکه روی تراشه سه بعدی افزایش دهیم. روش پیشنهادی 3DFTHP-NoC نسبت به روش S2DIO¬، متوسط تأخیر فلیت ها قبل از تزریق خطا92.05% بهبود در کاهش تأخیر¬، متوسط تأخیر فلیت ها پس از تزریق خطا در روترهای میانی82.23%¬ بهبود در کاهش تأخیر¬، متوسط تأخیر فلیت ها پس از تزریق خطا در روترهای مرزی77.04% بهبود در کاهش تأخیر¬، گذردهی پس از تزریق خطا در روترهای میانی NoC 134.68% بهبود در افزایش گذردهی و گذردهی پس از تزریق خطا در روترهای مرزی NoC 137.99% بهبود در افزایش گذردهی خواهیم داشت.

معماری های شبکه روی تراشه سه بعدی قابلیت اطمینان کارایی شبکه.