دکتر محمد دوستی زاده نشریه علمی-تخصصی تحقیقات کاربردی در برق ، کامپیوتر و سیستم های انرژی Enhance the reliability and performance of networked chips with 3D architectures افزایش قابلیت اطمینان و کارایی شبکه روی تراشه با معماری های سه بعدی 10.22051/jera.2021.31891.2698 FA زهرا فارغ التحصیل رضا استاد Today, achieving high processing speed is one of the major needs of scientists and engineers. The trend of the past decade also illustrates the efforts of system designers to achieve high processing speed. But with the advent of silicon technology, they became too costly due to their complexity, poor scalability, increased communication latency and interference on the bus, with unpredictable performance and high power consumption. To overcome these problems, network chips have been proposed. In this thesis, using the proposed method of FT_XYZ routing and increasing the speed of routers by reducing the internal gates of routers, we increase the network efficiency on the 3D chip. Proposed 3DFTHP-NoC method compared to S2DIO2 method, mean delay of pre-injection plates 92.05% improvement in delay reduction, average delay of post-injection plates in intermediate routers 82.23%; improvement in delay reduction, average Plate Delay after Fault Injection in Frontier Routers 77.04% Improvement in Delay, Delay After Fault Injection in NoC Intermediate Routers 134.68% Improvement in Pass and Failure after Fault Injection in NoC Frontier Routers 137.99% will have . امروزه، دست یافتن به سرعت پردازش بالا از نیازهای مهم دانشمندان و مهندسان می باشد. روند دهه¬ی گذشته نیز به خوبی نشان دهنده¬ی تلاش طراحان سیستم ها برای دست یابی به سرعت پردازش بالا می باشد. اما با پیشرفت تکنولوژی سیلیکونی به دلیل پیچیدگی، مقیاس پذیری ضعیف، افزایش تأخیر در ارتباطات و تداخل در گذرگاه بسیار پرهزینه شدند و کارایی غیر قابل پیش بینی و نیز توان مصرفی بالایی را داشتند. برای غلبه بر این مشکلات شبکه روی تراشه پیشنهاد گردیده است. در این مقاله با استفاده از روش پیشنهادی به کارگیری مسیریابی FT_XYZ و افزایش سرعت روترها با کاهش¬گیت های داخلی روترها کارایی شبکه روی تراشه سه بعدی افزایش دهیم. روش پیشنهادی 3DFTHP-NoC نسبت به روش S2DIO¬، متوسط تأخیر فلیت ها قبل از تزریق خطا92.05% بهبود در کاهش تأخیر¬، متوسط تأخیر فلیت ها پس از تزریق خطا در روترهای میانی82.23%¬ بهبود در کاهش تأخیر¬، متوسط تأخیر فلیت ها پس از تزریق خطا در روترهای مرزی77.04% بهبود در کاهش تأخیر¬، گذردهی پس از تزریق خطا در روترهای میانی NoC 134.68% بهبود در افزایش گذردهی و گذردهی پس از تزریق خطا در روترهای مرزی NoC 137.99% بهبود در افزایش گذردهی خواهیم داشت. /downloadfilepdf/959989